کاهش اثرات کانال کوتاه در ترانزیستور های soi-mosfet دو گیتی با ولتاژ گیت وابسته به درین

در این رساله یک ماسفت سیلیکون برعایق جدید به منظور کاهش اثرات کانال کوتاه ارائه شده است. ترانزیستور استفاده شده دارای دو گیت مجزا دارای طول های متفاوت می باشد. در این ساختار پیشنهادی بایاس گیت دوم که نزدیک درین قرار دارد به ولتاژ درین وابسته می باشد؛ به عبارتی به وسیله ولتاژ درین کنترل می شود. هدف این است که با انتخاب ولتاژ مناسب برای گیت دوم، از تاثیر ولتاژ درین بر پتانسیل کانال جلوگیری شود. در این ساختار به منظور دست یابی به نتایج بهتر از تکنیک مهندسی طول گیت استفاده شده است. به منظور بررسی خصوصیات ترانزیستور، یک مدل تحلیلی دو بعدی برای تغییرات پتانسیل سطحی در طول کانال توسعه داده شده است. با رسم پتانسیل سطحی بر حسب موقعیت در کانال و رسم میدان الکتریکی بر حسب موقعیت در کانال و محاسبه ولتاژ آستانه، اثرات کانال کوتاه مانند اثر حامل داغ، کاهش سد در اثر درین(dibl) بررسی می شود. مقایسه بین ساختار ما و ساختار ماسفت سیلیکون بر عایق تک گیتی نشان می دهد که، اثرات کانال کوتاه مثل، اثر حامل داغ، کاهش سد در اثر ولتاژ درین(dibl) و.... به طور قابل ملاحظه ای در ساختار پیشنهادی ما کاهش پیدا می کند.